Ferrite Core Memory Module: Versionsgeschichte

Aus WikiToYes
Wechseln zu:Navigation, Suche

Auswahl des Versionsunterschieds: Markiere die Radiobuttons der zu vergleichenden Versionen und drücke die Eingabetaste oder die Schaltfläche am unteren Rand.
Legende: (Aktuell) = Unterschied zur aktuellen Version, (Vorherige) = Unterschied zur vorherigen Version, K = Kleine Änderung

27. Dezember 2025

23. Dezember 2025

  • AktuellVorherige 15:3215:32, 23. Dez. 2025 IsabelMorehead Diskussion Beiträge 5.494 Bytes +5.494 Die Seite wurde neu angelegt: „<br>Reading, writing, and repairing. 1. I screwed up the design of the Inhibit module, so I can solely write 1 zero in a byte. I have corrected the module design, [https://git.rbsx.de/dorie347375148/8802425/wiki/Thus%2C-B%27s-Successor%2C-C%2C-was-Born MemoryWave Guide] and i anticipate the corrected boards to arrive any day now. 2. The system currently takes about 30 mins to warm up. If I run a steady memory test on the cores (writing 0xFFs/0xEFs), a se…“